廣告
廣告
廣告
廣告
5G承載網芯片設計難點分析 半導體技術與5G需求成挑戰
通信產業網|2019-10-09 19:14:09
作者:微電子研究院來源:中興通訊

承載網作為重要的基礎設施,涵蓋的領域涉及接入網、匯聚網、骨干網,5G承載網包括接入、控制和轉發三個功能平面,在5G大連接、高可靠性和低延時的應用場景下,網絡的底層傳送能力、業務開放能力變得更受關注。芯片為網絡提供了底層基礎能力,面臨著諸多挑戰,本文將重點介紹5G承載網絡芯片的設計難點。

QQ截圖20191009190942.jpg

5G承載網芯片的挑戰分為兩個維度。第一類挑戰來自半導體技術的演進,包括:高速接口設計,大規模芯片設計,低功耗設計。另一類來自5G新需求,包括:網絡切片、低延遲、大連接數。下面逐個展開描述。

QQ截圖20191009191005.jpg

高速SerDes接口設計

由于SerDes具有優越的抗干擾能力,已經成為芯片高速接口的主要解決方案,但隨著速率不斷提高,SerDes設計變得越來越復雜,主要體現在以下幾個方面:

1)PAM4要實現同樣的信號傳輸能力,PAM4信號的符號速率只需要達到NRZ信號的一半。但隨之帶來的問題是多個符號判決使PAM4對幅度噪聲比NRZ更敏感。

2)隨著頻率的提升,數據位寬的增加,在多個通道的緊鄰數據傳輸場景下,串擾風險顯著增加。

3)隨機抖動 、幅度噪聲、信號反射等在高速傳輸場景對性能的影響更加嚴重。

預計未來2~3年,112G SerDes將成為主流。采用DSP技術,利用DSP強大的信號處理能力增加均衡效果,采用Cable方案可降低傳統PCB傳輸方案帶來的損耗、串擾等方面的影響,提升系統能力。

大尺寸芯片設計

芯片的功能集成度越來越高,芯片尺寸越來越大,在高端的系統芯片領域,芯片尺寸通常超過700平方毫米,大尺寸的芯片設計復雜度極高。良率、時序收斂、信號/電源完整性是大尺寸芯片設計時需重點關注的三個因素。片內冗余設計、時鐘優化、按功能分割、微架構優化、并行時序收斂、多芯片合封等技術在大尺寸芯片設計上是經常采用的方案。

QQ截圖20191009191020.jpg

一些新興的芯片技術不斷推出,推動大尺寸芯片設計,例如:2.5D封裝技術,對大尺寸芯片進行切分;采用高速片間互連方案,比如高速并行接口(類似HBM接口)、短距高速Serdes等,都能在極大提升芯片間的數據傳輸速率的同時,減小芯片面積。

低功耗設計

在高性能設計中,功耗已經成為關鍵指標。低功耗設計是一個系統問題,應貫穿于項目開發所有階段,并且,低功耗設計在開發周期中進行的越早,功耗優化收益越顯著。

在芯片系統設計階段,架構、算法、IP的設計和選用要考慮低功耗的設計,常用的技術包括:MWS、DVFS、AVS、sleep等一系列功耗優化技術。

在芯片RTL設計/綜合階段,采用clock-gating技術、微架構優化技術,是在該階段比較常用的功耗優化策略。

低功耗設計在后端物理實現階段,需要借助先進工藝的物理特性,選用低功耗的底層邏輯單元庫,優化floorplan設計,盡量減小連線長度,保證時序的前提下優化時鐘樹的結構控制,以此降低整體功耗。

QQ截圖20191009191037.jpg

5G承載網芯片在架構層面的挑戰

下圖是典型網絡處理器芯片為例進行闡述,該芯片由網絡接口、包處理(PP)、流量管理(TM)、fabric接口、搜索引擎、報緩存、高速Memory等功能單元組成。大帶寬、低時延、高可靠性等特性對各個功能單元的方案和設計均帶來新的挑戰。

QQ截圖20191009191047.jpg

大帶寬體現在高速接口、超高的芯片主頻等方面,這在前面已經有所介紹。

低時延是5G承載的重要指標,單芯片的處理時延要求控制在數個微秒以內。由于數據包的處理/轉發時延占了芯片總時延的80%以上,如何提升包處理和轉發的效率成了芯片時延的關鍵。為了滿足5G對時延的要求,通常采用的技術包括:

●采用Cut-through方式替代傳統的Store-forward方案;

●采用并行處理和串行流水線處理相結合的方案,可以按需對特定流量做特別的超低時延處理;

●避免報文處理過程中產生亂序;

●低延時報文的查表處理盡量避免資源復用,以免產生沖突;

●采用流量管理和隊列調度技術,避免因擁塞產生的時延增大;

QQ截圖20191009191057.jpg

在高精度時鐘方面,5G時代對單芯片時鐘精度要求小于1ns,一般在系統層面采用雙時鐘源(GPS + 地面同步時鐘網)。在芯片的實現層面則采用改進的1588方案,比如對時間戳處理下沉(物理層及鏈路層),降低時戳處理誤差,提升時鐘精度。

5G是面向萬物互聯的網絡,海量連接數對于芯片來說,不僅意味著物理端口數量和端口帶寬的增加,還意味著流量類型、業務復雜度、業務管理粒度等各方面的挑戰。這部分的設計一般會涉及以下幾個方面:

●采用時分復用的接口邏輯,以資源共享的方式實現不同接口速率、不同接口模式的統一處理;

●采用大容量、大帶寬的緩存機制,如采用3D封裝的HBM存儲方案代替傳統的DDR片外緩存方案;

●采用算法實現ACL/LPM等查表方案,代替傳統的TCAM方案,以實現更大的容量和更低的功耗;

●采用智能隊列管理采用無級調度技術,實現帶寬的靈活調度和分配;

QQ截圖20191009191107.jpg

5G 承載網不僅需要對帶寬例行升級,還引入了新的網絡技術和架構。中興微電子在5G 承載芯片的關鍵技術上做了大量創新,自研系列化的網絡處理器芯片、交換網芯片、以太網交換芯片、OTN Framer芯片,提供大容量、極簡、智能的解決方案平臺,為5G承載網絡帶來價值。

0

責任編輯:楊歡慶

【歡迎關注通信產業網官方微信(微信號:通信產業網)】

版權聲明:凡來源標注有“通信產業報”或“通信產業網”字樣的文章,凡標注有“通信產業網”或者“www.ibnczy.live”字樣的圖片版權均屬通信產業報社,未經書面授權,任何人不得復制、摘編等用于商業用途。如需轉載,請注明出處“通信產業網”。

發表評論
合作伙伴
×
双色球姓名机选号码